Группа P42002 осень 2019

Модератор: kustarev

Группа P42002 осень 2019

Сообщение kustarev » 05 сен 2018, 13:20

Данная тема посвящена курсу "Технологии отладки и тестирования встраиваемых систем и систем на кристалле" для группы P42002 осенью 2019 г.
Лекции, лабораторные работы: доц. Кустарёв Павел Валерьевич

Электронный журнал успеваемости студентов: https://docs.google.com/spreadsheets/d/ ... 6h/pubhtml

Материалы к курсу:

1) Лекционная презентация - в ИСУ.

2) Задания к лабораторным работам - в ИСУ.

3) Jtag Boundary-Scan Test - A Practical Approach - Harry Bleeker - Peter van den Eijnden - Frans de Jong - KLUWER ACADEMIC (введите в поисковую строку на http://www.google.com/ Пример результата: http://vsevteme.ru/attachments/show?content=7244)

4) Полезная информация про JTAG-тестирование: http://intellitech.com/technologies/papers.asp (старая версия) или https://reference.digilentinc.com/refer ... s-a7/start (новая версия после переименования платы в Nexus A7)

5) Описание и документация платы NEXUS 4 DDR https://reference.digilentinc.com/refer ... -ddr/start


Кустарев П.В.
Вложения
P1500.pdf
Overview of the IEEE P1500 Standard
(358.45 Кб) Скачиваний: 76
xapp476.pdf
Using BSDL Files for Spartan-3 Generation FPGAs
(64.53 Кб) Скачиваний: 69
XA3S700A.RAR
BSDL-файл для ПЛИС XA3S700A (Spartan 3A Starter Kit)
(11.05 Кб) Скачиваний: 60
ug334.pdf
Spartan-3A/3AN
FPGA Starter Kit Board User Guide
(4.64 Мб) Скачиваний: 60
ieee 1149.1-2013 (JTAG).pdf
JTAG Specification IEEE 1149.1-2013
(4.11 Мб) Скачиваний: 78
JTAG Specification [IEEE STD-1149_1-2001].pdf
JTAG Specification IEEE 1149.1-2001
(1.17 Мб) Скачиваний: 65
kustarev
 
Сообщения: 347
Зарегистрирован: 23 дек 2008, 15:30

Re: Группа P42002 осень 2019

Сообщение kustarev » 20 сен 2019, 12:13

Добрый день, уважаемые студенты группы P42002.

В связи с неожиданными обстоятельствами не смогу сегодня присутствовать на занятиях в 13:30.

Однако, занятия по практическим вопросам проведет доц. Антонов Александр Александрович.

Он Вам продемонстрирует основные приемы работы с логическим анализатором для фиксации временных диаграмм реальных сигналов (это часть Вашей лабораторной работы №1). Также Вы можете получить профессиональные консультации по тлюбым вопросам, связанным с разработкой проектов для ПЛИС, по работе в САПР Vivado и ISE, по работе со стендами на базе ПЛИС, по программированию на Verilog и т.п.

И , конечно же, можете задать вопросы по Вашим индивидуальным проектам в рамках выполнения лабораторных работ.

ЯВКА НА ЗАНЯТИЕ ОБЯЗАТЕЛЬНА!!!

С уважением,

Кустарев П.В.
kustarev
 
Сообщения: 347
Зарегистрирован: 23 дек 2008, 15:30


Вернуться в Верификация и тестирование систем на кристалле

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1

cron