Страница 1 из 4

4 курс: вопросы по содержанию

СообщениеДобавлено: 07 сен 2009, 13:49
roman
Лабораторные работы по схемотехнике 4-й курс.
Задания см. в прилагаемом файле (работы с 5 по 8-ю).

Re: 4 курс Схемотехника

СообщениеДобавлено: 07 сен 2009, 14:12
roman
Литература:
1. Digital Electronics: Principles, Devices and Applications Anil K. Maini 2007 John Wiley & Sons
2. John Crisp, Introduction to digital systems //Newnes An Imprint of Butterworth-Heinemann
Linacre House, Jordan Hill
3. Угрюмов Е. П. Цифровая схемотехника - 2-е изд.: БХВ-Петербург, 2002
4. Азов А.К., Джалиашвили З.О. Интегральные логические схемы в устройствах цифровой вычислительной техники. Учебное пособие. – СПб.: СПБГУИТМО, 2005.
5. Амосов В. В. Схемотехника и средства проектирования цифровых устройств.— СПб.: БХВ-Петербург, 2007 .— 542 с.
6. Стешенко В. Б., Попова Т. В., Малашевич Д. Б. Основы HDL Verilog как средства проектирования цифровых устройств - М.: МИЭТ, 2006 .— 136 с.
7. Хоровиц П., Хилл У. Искусство схемотехники. /Пер. с англ. 6-е изд. – М.: Мир, 2003.-704с.

Re: 4 курс Схемотехника

СообщениеДобавлено: 10 сен 2009, 19:41
Интегральный вычислитель
Лабораторная работа № 6 обновлена. Добавлены новые варианты заданий. Теперь работа выполняется в среде Quartus.

Контрольная работа №1

СообщениеДобавлено: 10 сен 2009, 20:29
Интегральный вычислитель
Список тем для подготовке к контрольной работе №1

Re: 4 курс Схемотехника

СообщениеДобавлено: 21 сен 2009, 11:53
Интегральный вычислитель
Внимание! В л.р № 5 вар 7 была обнаружена ошибка в задании. Выкладываю исправленный вариант.

Re: 4 курс Схемотехника

СообщениеДобавлено: 21 сен 2009, 20:13
Ryukzak
Хотелось бы уточнить о лаб 5 вар 7, что именно требуется в задание, так как после внесённых изменений всё запуталось ещё сильнее до них.
В варианте до исправления из-за того что адрес 8 битный, в принципе не возможно было реализовать адресацию 16 килобайт памяти. Для этого необходимо 14 бит.
В варианте после импровления, первый блок из памяти 2*SRAM 2K находится по адресу 0x0000 - 0x003F, это 6 битный адрес, и им кодируется всего 64 адреса. Что явно слишком мало.

В том, как вижу задание я, требуется 14 битный адрес и 16 бит шина данных. Когда на шину данных выставляется допустим такой адрес: 0x0001, то доступ производится к двум микросхемам одновременно (в данном случае пара 2*SRAM 2K), и результат с одной выставляется на как верхняя часть шины данных, с другой как нижняя. Адреса тогда выходят такие:
2*SRAM 2K 0x0000 - 0x07ff
2*SRAM 2K 0x0800 - 0x0fff
2*SRAM 8K 0x2000 - 0x3fff

Что именно требуется в задание?

Re: 4 курс Схемотехника

СообщениеДобавлено: 22 сен 2009, 11:39
Интегральный вычислитель
Что именно требуется в задание?

Можете делать предложенный вами вариант.
В варианте после импровления, первый блок из памяти 2*SRAM 2K находится по адресу 0x0000 - 0x003F, это 6 битный адрес, и им кодируется всего 64 адреса. Что явно слишком мало.

В данном случае адресуется только часть микросхемы. Это сделано для упрощения варианта задания.

Re: 4 курс Схемотехника

СообщениеДобавлено: 23 сен 2009, 20:42
User239
У меня вопрос по лаб. 5 вар. 6 часть 2
SRAM 16*1bit Интерфейс DRAM
Это опечатка или имеется в виду, что нужно собрать статическую память с мультиплексированной шиной адреса?

Re: 4 курс Схемотехника

СообщениеДобавлено: 24 сен 2009, 23:18
Интегральный вычислитель
У меня вопрос по лаб. 5 вар. 6 часть 2
SRAM 16*1bit Интерфейс DRAM
Это опечатка или имеется в виду, что нужно собрать статическую память с мультиплексированной шиной адреса?

Да, все верно. Но, если получиться, можете собрать и динамическую.

Re: 4 курс Схемотехника

СообщениеДобавлено: 25 сен 2009, 09:43
Интегральный вычислитель
Результаты сдачи лабораторных работ, гр 4103
http://spreadsheets.google.com/pub?key=tM4v15Oy6jZ8xOFPDOFOxXg&output=html

Re: 4 курс Схемотехника

СообщениеДобавлено: 25 сен 2009, 09:59
Интегральный вычислитель
Результаты сдачи лабораторных работ, гр 4100
http://spreadsheets.google.com/pub?key=tNzUR8yasljxMoTByIFwbjA&output=html
"Проходной" балл для первой попытки сдачи контрольной - 5.5

Re: 4 курс Схемотехника

СообщениеДобавлено: 02 окт 2009, 11:17
Интегральный вычислитель
Внимание! Группам 4100 и 4103 разрешается выполнять вторую часть Л/Р 1 в пакете Quartus.

Re: 4 курс Схемотехника

СообщениеДобавлено: 07 окт 2009, 01:48
bsv
Появился вопрос по шестой лабораторной (вар.6).
Там необходимо реализовать синхронный приемник PS/2, к которому подводятся сигнал тактирования устройства (clk) и сигнал синхронизации PS/2 (Сlock). Если прием синхронизируется по сигналу Clock, а всю логику работы устройства в рамках данного задания, если я всё правильно понимаю, можно тактировать тоже от него, то какую роль играет сигнал clk?

Re: 4 курс Схемотехника

СообщениеДобавлено: 07 окт 2009, 08:17
Интегральный вычислитель
bsv писал(а):Появился вопрос по шестой лабораторной (вар.6).
Там необходимо реализовать синхронный приемник PS/2, к которому подводятся сигнал тактирования устройства (clk) и сигнал синхронизации PS/2 (Сlock). Если прием синхронизируется по сигналу Clock, а всю логику работы устройства в рамках данного задания, если я всё правильно понимаю, можно тактировать тоже от него, то какую роль играет сигнал clk?

Вряд ли у вас получиться затактировать всю логику контроллера от сигнала синхронизации PS/2, но посмотреть было бы интересно.
На практике это не реализуемо, хотя-бы из-за возможных помех на линии.

Re: 4 курс Схемотехника

СообщениеДобавлено: 10 окт 2009, 01:23
Alexander
1. Где-нибудь можно узнать общие принципы создания схем в Quartus (флеш-ролики, готовые примеры, разбор со скриншотми или что-нибудь в визуальном представлении), а то они мягко говоря сильно отличаются от таковых в мультисиме?
2. Какой версией Quartus стоит пользоваться?

Re: 4 курс Схемотехника

СообщениеДобавлено: 10 окт 2009, 01:55
Соратник слонопотама
Alexander писал(а):1. Где-нибудь можно узнать общие принципы создания схем в Quartus (флеш-ролики, готовые примеры, разбор со скриншотми или что-нибудь в визуальном представлении), а то они мягко говоря сильно отличаются от таковых в мультисиме?
2. Какой версией Quartus стоит пользоваться?


1. altera.com -> training. Рекомендую ODSW1100 и ODSW1105
2. последней из бесплатных. на сегодняшний день это Quartus WebEdition 9.0 SP2

Re: 4 курс Схемотехника

СообщениеДобавлено: 10 окт 2009, 11:12
Alexander
Спасибо огромное, жить сразу стало намного легче :Yahoo!:

Re: 4 курс Схемотехника

СообщениеДобавлено: 10 окт 2009, 13:55
Alexander
ещё полезные для обучения ролики
4-я глава про симуляцию - ODSW1050
в каждом разделе находим Lab Exercise, смотрим только их (полезные упражнения 1-3, 6) - ODSW1110

Re: 4 курс Схемотехника

СообщениеДобавлено: 11 окт 2009, 00:27
Alexander
1. Я собрал схему, как мне теперь эту схему упаковать в 1 объект, чтобы скрыть реализацию, а был только квадратик со входами и выходами.
2. Лаб 6, вар 3:
a) Как работает сигнал WR, т.е. данные загружаются в контроллер по параллельной шине DI[7..0] и сразу же начинается отправка. по переднему его фронту или по уровню? Если уровень становится 0 - отправка прерывается?
б) если передача не идет, какой уровень сигнала на выходах SCLK, MOSI? 0,1 или Х?
в) Как работает сигнал RD? Если = 0, то на DO[7..0] = X или 0?
г) Для чего нужен сигнал BS? Если при передаче итак идет SCLK, можно же по нему смотреть
д) Как определить конец передачи, чтобы держать сигнал BS? Ставить внутри контроллера счетчик размером разрядности шины? Но тогда возникнет проблема его реализации, он должен быть с автосбросом и при этом должен после сброса останавливаться...

Re: 4 курс Схемотехника

СообщениеДобавлено: 11 окт 2009, 19:04
Интегральный вычислитель
Alexander писал(а):1. Я собрал схему, как мне теперь эту схему упаковать в 1 объект, чтобы скрыть реализацию, а был только квадратик со входами и выходами.
2. Лаб 6, вар 3:
a) Как работает сигнал WR, т.е. данные загружаются в контроллер по параллельной шине DI[7..0] и сразу же начинается отправка. по переднему его фронту или по уровню? Если уровень становится 0 - отправка прерывается?
б) если передача не идет, какой уровень сигнала на выходах SCLK, MOSI? 0,1 или Х?
в) Как работает сигнал RD? Если = 0, то на DO[7..0] = X или 0?
г) Для чего нужен сигнал BS? Если при передаче итак идет SCLK, можно же по нему смотреть
д) Как определить конец передачи, чтобы держать сигнал BS? Ставить внутри контроллера счетчик размером разрядности шины? Но тогда возникнет проблема его реализации, он должен быть с автосбросом и при этом должен после сброса останавливаться...

1. File->Create/Update->Create Symbol Files for Current File; После этого схема появляется в библиотеке компонентов как черный ящик.
2.
a) По фронту
б) Старайтесь максимально соответствовать стандартам, если в стандартах ничего не указано, руководствуйтесь логикой =)
в) В идеале, нужно сделать небольшой буфер для принятых данных, и по фронту RD их оттуда забирать. Как минимум, нужно сделать так, чтобы при RD=0 на DO был Z; чтобы можно было подключать устройство на шину.
г) Т.е. нужно построить дополнительное устройство для обнаружения тактового сигнала на SCLK? Как минимум, оно будет срабатывать с запаздыванием, поэтому есть риск начать новую передачу, пока предыдущая еще не закончена.
д) Разрядность шины - 1, это последовательный интерфейс. Но счетчик для числа переданных бит все равно понадобиться. Кто такой автосброс - не знаю.

P/S нашел ошибку в вашем варианте. Не хватает сигнала SS (Slave Select), сейчас исправлю задание. Впрочем можно обойтись и без него, все равно реализовывать Slave'а в задании не требуется.