Симулятор MCS51 с 2хстадийным конвейером и BTB

Симулятор MCS51 с 2хстадийным конвейером и BTB

Сообщение Nick_Kourpan » 20 май 2009, 23:38

В рамках практики по предмету "ПО ВВС" была выполнена сабжевая работа.

Цели:
-Получить количественные данные о влиянии наличия конвейера на производительность микропроцессора
-Оценить результаты и сделать выводы об эффективности применения конвейеризации

Было разработано:
1.Симулятор MCS51-подобного процессора, разработанный на C++:
- Разрядность - 8 бит; 114 команд; 4 режима адресации
- Внутренняя память 256 байт (чтение – 2 такта, запись – 3 такта);
- Внешняя память 65535 байт (чтение – 2 такта);
- Отключаемый двухстадийный конвейер:
1. Выборка:
Выборка и декодирование команд;
Частичная выборка операндов (кроме косвенной адресации);
Отключаемый блок предсказания ветвлений;
2. Исполнение:
Выборка операндов (для косвенной адресации);
Исполнение;
Запись результата;

2.Было создано 2 набора тестов для разработанного симулятора.

Сортировка массива 8-битных чисел методом “пузырька” на трех наборах – из 10, 25 и 40 чисел.
Подсчет CRC по алгоритмам CRC-8 (P=x^8 + x^5 + x^4 + 1) и CRC-CCITT (P=x^16 + x^12 + x^5 + 1). Последовательность обрабатываемых данных имела длину 29 байт.


Каждый из тестов был выполнен при различных режимах симулятора:
- без конвейера;
- с конвейером, но без блока предсказаний ветвлений;
- с конвейером и блоком предсказаний ветвлений.

Были получены количественные оценки исполнения, сведенные в таблицы и сформулированы выводы (см. presentat.ppt).
Вложения
mcs51convey.rar
отчет-презентация, лог-файлы тестов, тесты, исходные коды (проект на VC++2005)
(1.73 Мб) Скачиваний: 294
Nick_Kourpan
 
Сообщения: 15
Зарегистрирован: 11 апр 2008, 22:32

Вернуться в Архив "ПОВС" (2009)

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1

cron