Страница 1 из 1

Обсуждение ядра R2000

СообщениеДобавлено: 30 мар 2010, 23:11
Интегральный вычислитель
В этой теме предлагаю обсуждать новое процессорное ядро.

У меня следующее замечание: в R2000.v множество переменных используются до объявления, просьба это профиксить: в Modelsim и Xilinx не компилируется.

Re: Обсуждение ядра R2000

СообщениеДобавлено: 30 мар 2010, 23:16
Интегральный вычислитель
В EX.v в интерфейсе модуля лишняя запятая после объявления последнего порта.

Сигнал ALUSrcA используется до объявления.

В testbench.v аналогичная проблема для сигналов rst и clk.

p/s просьба проверять все модули на компилируемость в Modelsim или Xilinx ISE

Re: Обсуждение ядра R2000

СообщениеДобавлено: 10 апр 2010, 07:20
Интегральный вычислитель
Желательно добавить `timescale директивы во все модули.