Список текущих задач

[Интегральный вычислитель]

Список задач, которые находятся в работе:

• Разработка процессорного RISC-ядра: Проектирование конвейера команд, блоков обнаружения конфликтов в конвейере, подсистемы обработки исключений и прерываний. Реализуемая ISA - MIPS32 (http://en.wikipedia.org/wiki/MIPS_architecture).
  Ответственное лицо: MIX@
• Разработка кэш подсистемы и MMU.
  Ответственное лицо: crusader
• Разработка целочисленного АЛУ, с поддержкой операций умножения и деления.
  Ответственное лицо: TEMA4
• Реализация коммуникационной среды (шинной и сетевой). Текущая реализация - шинная, архитектура шины - WISHBONE (http://en.wikipedia.org/wiki/Wishbone_% ... ter_bus%29)
  Ответственное лицо: invaisor
• Разработка контроллеров памяти: SDRAM и FLASH.
  Ответственное лицо: Интегральный вычислитель
• Адаптация компилятора gcc: создание скриптов для linker'a, анализ генерируемого объектного кода на предмет совместимости с текущим реализованным подмножеством ISA.
  Ответственное лицо: A.Sukhoy

Список задач, которые необходимо будет решать:

• Реализация / адаптация контроллеров периферийных устройств. На данный момент проект ориентируется на прототипные платы фирмы Xilinx, которые имеются на кафедре. Прежде всего это Spartan 3AN-Starter Kit (http://www.xilinx.com/products/devkits/ ... -image.htm).
  На данный момент у участников проекта есть опыт работы со следующими интерфейсами: SPI, PS/2, UART -> их реализовывать не требуется.
  
  Полезно будет сделать контроллеры для следующий периферии:
  - VGA: Желательно организовать по принципу framebuffer'a.
  - ЖК-дисплей
  
  Реализацией USB и Ethernet на данный момент смысла заниматься нет, т.к. эти интерфейсы требуют значительных программных стеков, которые можно будет адаптировать только после завершения работ над процессорным ядром.
• Адаптация отладчика, ориентировочно gdb.
  Необходимо разобраться в принципах работы gdb и создать gdb-server (пока на базе UART'a)
  В перспективе нужно будет разбираться с JTAG.
• Разработка FPU (Ориентировочно стандарта IEEE 754 http://en.wikipedia.org/wiki/IEEE_754-2008)

[crusader]

Выложил начальную версию подсистемы кэша. На данный момент работает только чтение данных (прямое отображение). Запись и автомат кэша инструкций допилю в ближайшее время. Старался придерживаться интерфейса WB. Тестовое окружение (внешняя память) описаны на SystemC/TLM. Для тех, кто разрабатывает интерфейс тракта данных к кэшу: длительность сигнала d_rd - 1период, d_ack-1период
http://embedded.ifmo.ru/viewvc/cache/?root=mips_cpu

[Интегральный вычислитель]

Между делом экспериментирую с assertion'ами на старом pipelin'e => он не работает

[Михаил_А]

какие новости по проекту?
поступил в аспирантуру - научный руководитель Тимур Палташев

опыт работы 10 лет - имплементация систем на чипе - до 65нм размерами - до 2 миллионов вентилей.

Хотелось бы начать деятельность в ИТМО в этом направлении.

[Интегральный вычислитель]

какие новости по проекту?
поступил в аспирантуру - научный руководитель Тимур Палташев

опыт работы 10 лет - имплементация систем на чипе - до 65нм размерами - до 2 миллионов вентилей.

Хотелось бы начать деятельность в ИТМО в этом направлении.

viewtopic.php?f=67&t=454