Проблема с DEMO_FIRMWARE

Учебный лабораторный комплекс SDK-6.1 на базе ПЛИС семейства Cyclone фирмы Altera.

Проблема с DEMO_FIRMWARE

Сообщение Shurik » 26 май 2008, 18:36

Пытаюсь собрать тестовый пример для стенда в Quartus 7.1. Вылетает такая ошибка:

Error (10759): Verilog HDL error at eeprom_i2c_controller.v(58): object scl declared in a list of port declarations cannot be redeclared within the module body.

Что я делаю не так? :shock:
Shurik
 
Сообщения: 1
Зарегистрирован: 26 май 2008, 18:31

Re: Проблема с DEMO_FIRMWARE

Сообщение Соратник слонопотама » 26 май 2008, 18:51

Тестовый пример был написан и скомпилен в Квартусе 4.1, с тех пор понимание Верилога Квартусом немного изменилось (не секрет, что в Квартусе реализована поддержка лишь некоего подмножества Верилога, а о поддержке стандарта IEEE в полном объеме и речи нет). Ошибка вызвана тем, что сигнал scl прописан в интерфейсе модуля,а после этого заново определен в тексте программы:
Код: Выделить всё
module blahblahblah (...; input scl; ...)

...
reg scl;
...
endmodule

Соответственно, выражение "reg scl;" нужно убрать. Должно помочь.
Аватара пользователя
Соратник слонопотама
 
Сообщения: 250
Зарегистрирован: 16 апр 2008, 13:18


Вернуться в SDK 6.1

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1

cron