Синхронизаторы: время наработки на отказ

Синхронизаторы: время наработки на отказ

Сообщение Соратник слонопотама » 26 апр 2010, 14:09

Как известно, синхронизатор (synchronizer) - устройство для перевода цифрового сигнала из одного домена синхронизации (clock domain) в другой, состоящее из нескольких (минимум двух) последовательно соединенных триггеров. Если им не пользоваться, то триггер, который защелкивает этот сигнал на приемной стороне, будет периодически попадать в состояние метастабильности, что не есть хорошо, а очень даже плохо. В первом приближении можно считать, что синхронизатор полностью устраняет такую возможность. Однако, на самом деле синхронизатор физически не может гарантировать полного отсутствия метастабильности на своем выходе. Таким образом, важным параметром синхронизатора является его время наработки на отказ (mean time between failures, MTBF). Оно определяется следующим образом:

MTBF = (e^(Tmet / c1)) / (c2 * Fsync * Finput), (1)

где:
e - основание натурального логарифма (e = 2,718),
Tmet - доступный запас времени для выхода триггера из метастабильного состояния (slack)
c1 - временнАя постоянная обратной связи в триггере (feedback loop time constant)
c2 - окно метастабильности (metastability window)
Fsync - тактовая частота синхронизатора
Finput - тактовая частота синхронизируемого (входного) сигнала

В свою очередь,

Tmet = (1/Fsync) - Tsu - Tco - Tic, (2)
c2 = Tsu + Th, (3)

где:
Fsync - тактовая частота синхронизатора
Tsu - время предустановки триггера в синхронизаторе
Th - время удержания триггера в синхронизаторе
Tco - задержка на триггере в синхронизаторе
Tic - задержка распространения сигнала между триггерами в синхронизаторе

Параметры Tsu, Th, Tco и c1 зависят от техпроцесса, по которому произведена микросхема, её теплового режима и напряжения питания. Таким образом, влиять на время наработки на отказ мы можем, изменяя Tic, Fsync и Finput. Из (1) видно, что оно линейно зависит от Fsync и Finput и экспоненциально - от Tmet, влиять на которое мы можем, изменяя Tic. Учитывая, что чем время наработки на отказ больше, тем лучше, нашей целью является максимизация Tmet (т.е. минимизация Tic) и минимизация Fsync и Finput, при этом изменение Tic даёт гораздо больший эффект. В [1] показано, что при прочих равных изменение Tmet от 0 нс до 2,5 нс приводит к уменьшению времени наработки на отказ на 23 порядка (с 10^17с до 1мкс).

[1]. Managing Synchronizer MTBF - Aspen Logic Journal, February 25, 2009
[2]. Understanding Metastability in FPGAs - Altera White Paper WP-01082-1.2, July 2009
Аватара пользователя
Соратник слонопотама
 
Сообщения: 250
Зарегистрирован: 16 апр 2008, 13:18

Вернуться в Схемотехника

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1